ASIC(Application Specific Integrated Circuit)即专用集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。 用CPLD（复杂可编程逻辑器件）和 FPGA（现场可编程逻辑门阵列）来进行ASIC设计是最为流行的方式之一，它们的共性是都具有用户现场可编程特性，都支持边界扫描技术，但两者在集成度、速度以及编程方式上具有各自的特点。
在传统模式下，ASIC芯片设计大多由人工完成。随着机器训练技术和电子信息技术的发展，ASIC芯片设计方法逐渐从人工模式过渡到计算机辅助设计，再到电子自动化设计模式。电子自动化设计尤其适用于可编程ASIC芯片。它可以根据深度学习操作的需要，自动规划集成电路硅片的布线层、扩散层、离子注入层和晶体管芯，大大缩短了ASIC芯片的开发周期。
为了加快工艺升级，公司可以考虑晶片堆叠技术，同时减少组件的物理尺寸。简单地说，多晶片堆叠技术是为了取代以前在晶片上水平放置worM单元的技术，而垂直放置两个或多个worM单元。这种方法允许在同一区域的晶片上放置更多的工作单元。每个芯片可以以极高的速度和最小的延迟相互通信。例如，在7纳米工艺技术下，设计者可以垂直堆叠组件，保持原有的硅面积并提高芯片性能。AI芯片公司Graphcore发布了IPU产品Bow，该产品使用台积电3D封装技术将性能提高40%，首次突破了7nm工艺限制。相关数据显示，台积电的硅片堆叠技术可以提高芯片的性能。该技术用于7nm芯片，性能提高了40%。当用于5nm芯片时，多核性能提高了2倍。堆叠技术将是该行业的趋势之一。
ASIC芯片布线工艺是在硅片半导体衬底上布置IP核、电路、接口和其他组件。元件结构和规格在电路布局中起决定性作用，进而影响硅片衬底的效率。通过减小半导体元件之间的结构宽度，设计者可以在现有的硅衬底区域上放置更多的IP核和其他元件，从而增强ASIC芯片的功能。制造公司可以通过掩模步骤中的蚀刻沉积步骤去除在硅晶片的第一层上形成的边缘的一部分，确保宽度的一部分可以容纳存储单元或其他单元，并选择性地氧化小宽度结构下方的硅层。通过减小结构宽度，设计者可以在硅片表面放置更多组件，充分利用硅片的表面积和深空间。通过减小结构的宽度来降低制造成本将是行业发展的趋势之一。
美洲是最大的收入市场，2017年市场份额为35.95%，2022年为36.38%，增长0.43%。2022年，亚太地区市场份额为33.71%，位居第二。经济的发展、下游需求的增加、这些领域的技术创新进步将促进专用集成电路（ASIC）市场的发展。
行业集中率不高。排名前三的公司是Intel Corporation、Broadcom和Infineon Technologies，2021年的收入市场份额分别为5.99%、5.93%和5.45%。
完全定制设计的ASIC
全定制设计的ASIC是最个性化的芯片之一。研发人员根据不同的电路结构设计不同功能的逻辑单元，并在芯片板上构建模拟电路、存储单元和机械结构。
半定制设计ASIC（基于标准单元的ASIC和基于门阵列的ASIC）
构成半定制半定制设计ASIC的大部分逻辑单元都取自标准逻辑单元库，还有一些是根据具体需求定制的。与全定制ASIC相比，设计成本更低，灵活性更高。根据标准逻辑单元和定制逻辑单元的数量，半定制的ASIC芯片可以细分为门阵列芯片和标准单元芯片。基于门阵列的ASIC包括通道门阵列、无通道门阵列和结构化门阵列。在基于门阵列的ASIC结构中，硅片上预先确定的晶体管位置不能改变。设计师经常通过改变芯片底部的金属层来调整逻辑单元的互连结构。基于标准单元的ASIC由从标准单元库中选择的逻辑单元组成。设计师可以根据算法的要求来安排标准单元。除了标准单元外，固定的块，如微控制器。
微处理器等也可用于基于标准单元的ASIC结构中。
可编程ASIC
广义上讲，可编程ASIC可以分为FPGA和PLD。在实际生产过程中，将FPGA归为与ASIC不同的研究机构和企业越来越多，所以本报告只将PLD作为可编程ASIC芯片的一个子类。PLD又称可编程逻辑器件，在结构上包括基本的逻辑单元矩阵、触发器、锁存器等，其互连部分作为单一模块存在。设计师对PLD进行编程，以满足一些定制的应用需求。
根据应用领域的不同，它分为电信、工业、汽车、消费电子。例如，在汽车领域，智能汽车自动驾驶功能的实现需要ASIC。在消费电子领域，电视、手机、音频和计算机的制造过程需要ASIC。在工业领域，各种智能工业设备需要ASIC芯片。在安全领域，各种智能安全设备都需要ASIC。
查看报告目录
http://www.lstxf.com/reports/617467-application-specific-integrated-circuit-market-report.html
我们提供更专业明智的市场报告，让您的商务决策锦上添花。
